芯片封裝早已不(bù)再僅限于傳統意義上為獨立芯片提供保護和I/O擴展接口，如今有越來越多的封裝技術能夠實現多種不(bù)同芯片之間的互聯。先進封裝工(gōng)藝能提高器件(jiàn)密度并由此減小空間占用，這一(yī)點對于手機和自(zì)動駕駛汽車(chē)等電子設備的功能疊加來說(shuō)至關重要。芯片封裝行業(yè)的發展使國(guó)際電氣電子工(gōng)程師協會(huì)電子元件(jiàn)封裝和生(shēng)産技術學會(huì)(IEEE-CPMT)意識到必須要拓展自(zì)身的技術範疇，并于2017年正式更名為國(guó)際電氣電子工(gōng)程師協會(huì)電子封裝學會(huì)(IEEE- EPS)。
有一(yī)種先進封裝技術被稱為“晶圓級封裝”(WLP)，即直接在晶圓上完成集成電路的封裝程序。通過該工(gōng)藝進行封裝，可以制(zhì)成與原裸片大小近乎相(xiàng)同的晶圓。早在2000年代末，英飛淩開(kāi)發的嵌入式晶圓級球栅陣列(eWLB)就(jiù)是一(yī)種晶圓級封裝技術。目前有許多封測代工(gōng)廠(chǎng)(OSAT)都(dōu)在使用eWLB的變種工(gōng)藝。具體(tǐ)來說(shuō)，eWLB封裝是指将檢驗合格的晶片正面朝下(xià)，放置在載體(tǐ)晶圓上并将兩者作為整體(tǐ)嵌入環氧樹(shù)脂模具。在模鑄重構晶片結構之後進行“扇出型”封裝，在暴露的晶圓表面進行重布線層工(gōng)藝(RDLs)并植球，之後再将其切割成小塊即可獲得(de)可供使用的芯片（圖1）。

 
圖1 eWLB封裝流程
圖2展示的是其他(tā)(tā)結合晶圓級封裝的綜合性先進封裝技術。
矽通孔技術(TSV)是指完全穿透矽基底的垂直互連。圖2展示的是基于矽中(zhōng)介層的矽通孔技術，即通過矽中(zhōng)介層實現高密度晶片與封裝層之間的電氣連接。該技術起初作為打線接合的替代方法而備受推廣，能夠在減小互聯長(cháng)度來優化(huà)(huà)電阻的同時，通過多個(gè)晶片堆疊實現3D集成。
 
圖2 器件(jiàn)封裝示意圖
作為導電互聯技術的應用，重布線層的作用是重新分布連接至晶片焊盤I/O點位的電子線路，并且可以放置在單個(gè)晶片的一(yī)側或兩側。随著(zhe)對帶寬和I/O點位需求的提升，重布線層的線寬和間距也(yě)需要不(bù)斷縮小。為了滿足這些(xiē)要求，目前工(gōng)藝上已采用類似後段制(zhì)程的銅鑲嵌技術來減小線寬，并通過銅柱代替傳統焊接凸點的方法來減小晶片間連接的間距。
先進封裝技術還在持續發展，以滿足不(bù)斷提升的器件(jiàn)密度和I/O連接性能要求。近幾年出現的銅混合鍵合技術就(jiù)是很(hěn)好的例子，它的作用是直接将一(yī)個(gè)表面的銅凸點和電介質連接至另一(yī)個(gè)主動表面的相(xiàng)應區域，由此規避對凸點間距的限制(zhì)。我們非常期待這些(xiē)封裝技術上的創新能夠引領新一(yī)代電子産品的穩步發展。